SchoolWork-LaTeX/数字逻辑及实验/平时作业/第三章作业.tex

31 lines
2.2 KiB
TeX
Raw Normal View History

2024-09-02 17:47:53 +08:00
\documentclass[全部作业]{subfiles}
\fancyhead{}
\fancyhead[C]{\mysignature}
% 4、6、7、13、15、20
\setcounter{chapter}{2}
\begin{document}
\chapter{触发器及其基本应用电路}
\begin{enumerate}
\itemsep 1em
\item[4.] 已知正边沿触发的D触发器的CP和D端的波形如下图所示试画出它的Q端波形假定Q的初始值为0。
\includexopp{3.4}
\item[6.] 已知负边沿翻转的主从型JK触发器的CP和J、K端的波形如下图所示试画出它的Q端波形假定Q的初始值为0。
\includexopp{3.6}
\pagebreak[4]
\item[7.] 按照下图给出的逻辑关系画出输出Q的波形假定Q的初始值为000。
\includexopp[0.9]{3.7}
\item[13.] 下图是基本RS触发器的一个典型应用——抗抖动开关电路。在按动开关时由于触点的抖动可能在开关按下或松开的瞬间产生一串脉冲如(b)所示的波形试画出RS触发器的输出波形。
\includexopp[0.9]{3.13}
\item[15.] 试用一个3位异步二进制计数器和一个3-8译码器构成一个顺序脉冲发生器要画出原理图和输出波形图。\\
\vspace{1em}\\
由于异步计数器在时钟的上升沿可能会造成不稳定暂态所以在时钟信号为0时才让译码器使能此时异步计数器的输出基本已经稳定。
\includexopp{3.15}
\pagebreak[4]
\item[20.] 试设计一个数据流转换电路其转换规律如下若输入数据流中出现连续3个“1”时将最后一个“1”转换为“0”。注意一旦有转换发生其后的转换过程中对输入“1”的个数进行的计数将重新开始即输入连续多个“1”时转换为“0”的数据是每3个“1”中有一个。\\
\vspace{1em}\\
使用移位寄存器存储输入数据流中的连续3个信号将这三个信号通过与非门再连接到最靠近输入信号的触发器的复位信号上也就是在这三个信号同时为“1”时将最后一个“1”转换为“0”。
\includexopp{3.20}
\end{enumerate}
\end{document}